> 新闻中心
    > 服务平台
  您当前的位置:首页 > 新闻中心 > 行业动态   
芯片设计人员将提升到下一个抽象层次
发布者:lipeishan    时间:2020/9/7    点击:781
摘要:工程师们早在几年前就认识到,芯片复杂性的提高意味着他们必须迈向更高的抽象水平。问题一直在精确地确定此“下一级升级”是什么,然后将连接降级到用于物理硬件实现的rtl代码。

此过程出现了许多术语,包括电子系统级设计,esl,sld,行为级设计和体系结构级设计。

到目前为止,esl(我们现在称为它)在asic / SoC验证中运行良好。新一代的验证工程师正在将诸如C ++,SystemC和SystemVerilog之类的面向对象的高级编程语言与抽象测试平台配合使用,以提供良好的功能测试覆盖范围并克服模拟的局限性。

但是esl的起步缓慢是出于通常的原因-没有令人信服的变更理由,工程师惯性,缺乏有效的工具链。

变革的阻力与上市时间问题并存,使工程师确信仍然可以使用传统的工具和方法,至少可以看透下一个设计。许多人仍然认为esl在设计过程中增加了不必要的层,而没有能力处理更大的复杂性。但是对于前沿项目来说,直到设计周期后期(甚至在生产后)才可能发现的巨大复杂性和增加的错误风险迫使改变。

工具链开始出现,将实现一种自动,无缝的自上而下的设计方法。随着主流厂商认识到市场潜力,以前采用零碎方法(例如高级综合或从C到Vhdl / Verilog编译器的早期工具)逐渐被更集成的解决方案所取代。

行业观察家加里·史密斯(Gary Smith)说:“我们看到了esl设计方法的大规模发展。” 他认为系统已经变得如此复杂,以至于“系统架构师”无法再孤立地定义系统。“架构师”现已成为一个多学科团队,致力于系统规范和分区,并确定各种软件,固件和硬件元素之间权衡的影响。在此行为级别,系统设计师使用C,C ++或Mathworks的M语言对系统进行建模和仿真,然后执行“如果...怎么办”?分析以证明和优化系统。

分区后,软件和硬件团队在系统级别上工作,以开发芯片和软件“虚拟原型”,以进一步优化和仿真设计,并检查其是否符合规范。基于fpga的虚拟平台和新的高级综合工具的使用不仅减轻了硬件验证的开销,而且还使早期的软件开发和验证成为可能。最终,通过大量的交叉通信,硬件得以综合,软件得以编译。

史密斯在最近的格勒诺布尔DATE会议上说:“ Mentor Graphics看到esl比其他厂商早了很多。” Mentor设计和综合部门总经理Simon Bloch概述了关键驱动因素。“ ESL设计满足了对软件验证不断增长的需求,更快的验证,更少的错误以及更快的验证rtl的需求。”

结果,他说验证工程师的数量急剧增加。“还有其他好处,例如能够进行架构折衷分析,尤其是在功耗方面,并且能够为rtl提供参考模型。” Bloch同意Smith提出的由硬件,软件和体系结构工程师组成的多学科团队的愿景,但是所有人都有不同的需求。

“硬件人员需要快速,简单地开发衍生产品;他们需要面向硬件的算法和基于标准的总线。” 他补充说,架构师需要针对低功耗进行优化,利用多核功能并提供可伸缩性。Bloch指出,在软件领域,esl被视为满足嵌入式软件需求,减少交货时间和优化的辅助工具。

Bloch说:“我们的目标是为所有三个小组创建一个单一的交易级别建模(tlm)平台,以实现架构设计,虚拟原型设计,系统验证和高级综合。”

同时,Synopsys通过收购用于高级综合的Synplicity和Synfora,以及用于硬件/软件代码签名和虚拟平台的Vast和CoWare,进军esl市场。新思科技解决方案部门总经理Joachim Kunkel看到,IP的使用和重用日益增加,尤其是较大的构建基块和内存子系统,可以解决当今最大的SoC的设计生产力挑战。

他说:“当今的SoC完全不同,具有结构化的设计风格,可重复使用的构建块以及标准的片上和片外接口。这是即插即用的关键。”

但是昆克尔做了自己的“现实检查”。他承认:“我们还没有全面的,完全集成的SoC设计流程。” “要实现这一点,我们不仅需要广泛的质量,可重复使用的IP基础,还需要IP重用以及强大的eda工具和流程。”

Kunkel看到软件元素的增加,以及对多核和混合处理器设计的更多利用,对用于架构设计和基于fpga的虚拟原型设计工具的兴趣日益浓厚。他解释说:“虚拟原型对于使软件开发与硬件设计同时开始并简化硬件/软件集成和验证过程非常重要。”

如果不参考Cadence的EDA360愿景,就不会对esl设计进行完整的讨论。

Cadence首席营销官John Bruggeman参加了DATE的辩论。“ esl的早期支持者错过的是它已经断开连接;它必须一直走到硅片。ESL在它问世之前是个好主意。” 他认为在过去两年中产品复杂性的增加已经引起了对系统级设计的真正需求。

许多其他eda供应商正在提供越来越复杂的esl工具,其中许多都是基于行业标准的。比较有趣的解决方案之一是由Compaan Design开发的Hotspot Paralleliser,该公司是从莱顿大学高级计算机科学研究所衍生而来的。

该工具可以用于高层次的探索性设计,也可以在产品开发计划中快速实现新功能。它利用并行性并针对领先的硬件,可与第三方C到Vhdl工具一起使用,开发人员说,这些工具可能会漏掉数据流,同步和调度/定时问题。硬件加速是另一个潜在的关注领域。

Compaan首席商务官John van Brummen评论说:“通过使用Compaan工具,可以设计该软件来满足混合IP的数据依赖性。”

Van Brummen补充了采用esl设计方法的另一个原因。他解释说:“提高到这种抽象水平可以使系统内部独立于硬件。可以在可重新配置的结构(例如fpgas)上开发和测试软件和固件,并且可以将最终的硬件解决方案外包。”

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

上一条:集成电路国产EDA如何乘风破浪?
下一条:高通正式公布5G芯片最新进展:5G手机首次击穿千元关口
分享到: