小芯片生态系统成形

随着半导体技术不断的发展，在技术上其实已经不太是个问题了。特别是近年来先进制程的开发不断传出新的捷报，在摩尔定律的瓶颈上似乎又被工程界不断开发出新的道路。因此看今天的半导体发展，技术并不是个太大的难题，主要的问题在于一个全新商业模式的形成。

在今天的半导体业界，许多大型企业为了加速芯片整合速度，以及提升半导体密度，因而使用了2.5D芯片。事实上进一步观察这些厂商的规模，已经足以走出一条自己的路，并开创出一条自己的半导体小芯片（Chiplet）生态系统。

至于不到那么大规模的半导体企业，最大的挑战仍是在于现成小芯片设计上的可用性，例如透过这种方式去发展出异质整合芯片（Heterogeneous SoC；HSoC）。如果不是透过小芯片的方式来发展异质整合芯片，其初始HSoC开发的NRE费用将可能会比传统SoC还更昂贵。

持续实现获利

事实上，在半导体制造中的真正革命，所需要的是小芯片的有效商用市场。少了这样的小芯片生态系统，小芯片和异质整合芯片仍将永远是大型半导体制造商的专属领域，一般中小型半导体厂商根本没有能力跨入。此类市场的关键是适当的库存、兼容性、资料文文件和可测试性。尽管如此，对于任何的商业实体来说，其实都需要一条更明确的途径来实现持续的获利，特别是半导体产业这种动辄花费高额成本的烧钱产业。

小芯片的推动需要生态圈中许多不同的角色的参与，而建立小芯片市场的起步，非常需要一个推动的力道，这里所指的力道，其中很关键的要素是大量的初期投资，来使小芯片的计划启动。在新兴市场中，特别是半导体市场，任何先行者都将会面临着许多不确定性。因此市场的推动者必须准备一笔大量的投资，并且愿意冒险。基本上，一个强有力的技术推动者（讲明了就是一个庞大的财团），很可能正是带领这种新技术典范起飞的关键。

异构3D封装系统

3D整合和封装技术的进步，现在使得在包含多种技术小芯片的单一封装中构建复杂的系统成为可能。

从历史上看，由于功率、性能和成本方面的考虑，高级整合使用整体式设计来实现。透过包装和堆栈技术的创新，设计人员可以将其系统与小芯片整合到单一封装中，这些小芯片可以使用所选定的制程技术来优化特定功能。

新兴系统要求以极小的接口功率来实现非常高的互连带宽。实现这一目标的两个关键要素：包括超短距离接口标准和3D整合封装技术。

英特尔的先进接口总线（Advanced Interface Bus；AIB）技术，是芯片对芯片的PHY级别传输标准，可透过Chiplet的IP库来实现模块化的系统设计方法。

AIB使用类似于DDR DRAM接口的并行数据传输机制。AIB与制程和封装技术无关，例如英特尔的嵌入式多晶粒互连桥接（EMIB）或台积电的CoWoS等封装技术。英特尔现在提供免版税的AIB接口授权，以支持广泛的小芯片设计、服务提供商、代工厂、封装和系统供货商等生态系统。

打造小芯片生态链

许多主要的大型半导体供货商，例如英特尔、AMD、Marvell，还有一些具有规模的系统公司（例如思科）都正在投入开发HSoC异构系统，这些科技大厂基本上特性并不相同，而他们投入开发异构系统通常也出于不同的原因。

例如英特尔可能就是这种异构技术的最大采用者，且至少已经投入发展几种不同的异构产品线。例如透过异构技术来打造出优化的处理器产品，以及在FPGA产品在线，透过异质化的架构来完备其FPGA架构，使其FPGA可以允许更高速的运算处理。

至于AMD则是透过异构设计来提高芯片的产量，并允许将重点发展的产品透过最为最先进且最昂贵的7nm制程技术来生产。而思科之所以采用异构设计，是因为它们的系统已经变得非常庞大，透过异质架构才是最适合的发展方式。

在所有的这些情况下，工程团队都在解决非常特定的问题，尽管这些问题不一定会通用到足以被广泛采用。我们可以发现，透过小芯片的使用，让他们能够将产品推向市场，而且这些产品比起竞争对手的商品还要更有竞争优势。为了避免竞争对手也获得相同的技术，进而推出相似的竞争产品，这些小芯片的供货商不太可能与其他厂商共享小芯片技术。

『本文转载自网络，版权归原作者所有，如有侵权请联系删除』