6月21日消息，本月举行的2021世界半导体大会暨南京国际半导体博览会上，中国工程院院士、浙江大学微纳电子学院院长吴汉明表示，后摩尔时代中国必须在芯片封装技术方面寻求突破，尤其通过异构集成电路（Heterogeneous integration Circuits）路径，以赶上全球行业领先者。

吴汉明指出，随着摩尔定律可能达到其物理极限的后摩尔时代下，截止今年，芯片性能的年增长率已从2002年的57%高点降至3%，发展速度慢下来了，创新空间和追赶机会大，这意味着封装技术突破会给中国芯片产业更多的追赶机会。

具体来说，在2021世界半导体大会上，中国科学院院士、上海交通大学党委常委、副校长毛军发指出，“异构（原话是异质，但行业统一为异构）集成电路”是中国芯片封装产业可以保持行业领先地位的一个重要方法。

所谓异构集成电路，就是在同一个3D系统级封装(SiP)中，将不同工艺制造的硅和非硅器件集成到一个更高级别的系统。

毛军发表示，“异构集成电路是后摩尔定律时代芯片产业的新方向.......对中国来说，这也是一个转折点，也是一个机遇。”

吴汉明则在演讲中表示，“既然先进工艺很难走，用户包括设计公司最关心的应该是系统性能。通过异构集成，国内开始有公司用40nm的工艺的芯片性能可以和与16nm相媲美，通过比较成熟的工艺做出比较先进的系统，我觉得这代表未来的技术延伸、技术发展方向。”

与两位院士观点较为相似的还有英特尔。近日接受钛媒体App等采访时，英特尔组件研究集团封装系统研究总监约翰娜·斯旺(Johanna Swan)表示，异构集成电路是封装技术的未来趋势。

芯片生产最后一公里的核心步骤

芯片是在半导体材料上构建的一个复杂的电路系统。因此，制造芯片是人类历史上最为复杂的制造工艺。

一般来说，集成电路分成五大版块——设计、制造、封测（封装测试）、材料和装备。

芯片封测位于产业链下游，是指通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程，是半导体生产的最后一公里。清华大学集成电路学院教授魏少军曾将“芯片封测”比喻成书本印刷的装订步骤，其具有重要作用。

芯片封测包括封装和测试。其中，芯片封装环节为安装半导体集成电路芯片用的外壳，是沟通芯片内部世界与外部电路的桥梁，为芯片的电信号和电源提供了一个着陆区，起到安放、固定、密封、保护芯片和增强电热性能的作用。如果你拆开设备终端内部芯片、闪存部分，就会看到表面上的黑色硬壳，这就是芯片封装后的成果。

芯片封装在电子供应链中看似不起眼，却一直在发挥关键作用。作为芯片生产最后一公里的核心步骤，如果没有封装环节，就无法保证可用性，芯片也就难以出货销售。

随着半导体在不断地在做小，尺寸已经缩小到了纳米量级，传统的热压、焊接封装芯片的技术方法已满足不了需求。在消费类电子产品轻、小、短、薄化的市场发展趋势下，输出入脚数大幅增加，使得3D封装、扇形封装(FO WLP/PLP)、微间距焊线技术，以及系统封装(SiP) 等技术的发展成为延续摩尔定律的最佳选择之一，半导体封测行业也在由传统封测向先进封测技术过渡。

例如，通过名为SiP（System In a Package、系统级封装）的封装工艺，苹果的AirPods Pro可以将核心系统的体积大幅缩小，搭载各种复杂的传感器和芯片，降低功耗；另外，苹果最新发布的AirTag蓝牙防丢器，通过先进封装工艺，将苹果U1 UWB（超宽带）收发器等数十个传感器和芯片塞进硬币大小里面，与CR2032纽扣电池结合，实现超过一年的续航表现。AirTag成为了苹果史上最为创新的产品之一。

这说明，封装不仅仅是制造过程的最后一步，它正在成为产品创新的催化剂。

进入摩尔定律新时代，英特尔加快布局先进异构集成封装

1965年，英特尔（Intel）创始人戈登·摩尔提出了大名鼎鼎的“摩尔定律”。他通过观察，预测到集成电路的集成度大概每过一年翻一番，后来又修改为每过18-24个月翻一番。

摩尔定律还指出，每代工艺与上一代相比，在面积不变的情况下，晶体管的数量翻一番；或者在晶体管数量不变的情况下，面积可以缩小到原来的二分之一；它的速度提升40%，功耗下降50%。我们称之为PPA，即PeRFormance，Power，Area。

但随着时代的进步，算力需求不断增加，以及技术的不断提升，摩尔定律正面临包括物理极限、技术手段、经济成本这三大挑战。毛军发认为，芯片现在有两条主要发展路线：一是延续摩尔定律；二是绕道摩尔定律。

在斯旺看来，摩尔定律如今已经进入到了新时代，英特尔将以跨晶体管、封装和芯片设计的协同优化进步，利用先进多芯片封装（MCP）架构、先进异构集成封装以及全新全方位互连技术（ODI）三个技术路径，坐稳后摩尔时代芯片龙头的优势地位。

在先进多芯片封装（MCP）部分，英特尔提出EMIB（嵌入式多芯片互连桥接）2D封装和Foveros 3D堆栈封装技术，利用MDIO（英特尔自研的全新裸片间接口技术）和AIB（高级接口总线），高密度的互连实现高带宽、低功耗，并实现相当有竞争力的I/O密度。而且，英特尔提出Co-EMIB，让2D封装和Foveros 3D封装技术结合在一起，将更高的计算性能和能力连接起来，基本达到单晶片性能。

在先进异构集成封装部分，英特尔自研了Hybrid Bonding（混合结合）封装技术，通过电气连接获得更高的载流能力，加速实现10微米及以下的凸点间距，通过单独IP的异构集成带来更大量的更小区块，提供更高的互连密度、带宽和更低的功率。现阶段这一技术可以应用于图像传感器和非易失性存储器芯片等。

不过，混合结合封装技术的商业应用还局限于晶圆与晶圆之间的结合，并且只能在低能耗的系统中。斯旺提到，未来英特尔会将该技术扩展到晶片与晶圆的应用中，以支持芯粒（Chiplet）的灵活异构集成和未来更高能耗的系统。

在全新全方位互连技术（ODI）部分，通过更小的硅通孔（TSV）晶片面积、直接供电、高带宽互连等手段，为封装中小芯片之间的全方位互连通信提供了更大的灵活性，并减少了基底晶片中所需的硅通孔数量，为有源晶体管释放了更多的面积，并优化了裸片的尺寸。斯旺称，这是封装技术的一个新维度。

早在2018年，英特尔就制定了一项封装愿景（计划）：开发和拥有一种技术，能够在一个封装内连接芯片（Chip）和芯粒（Chiplet），希望在不牺牲速度的情况下使小型设备协同工作，以使其与单晶片系统级芯片（SoC）的性能，能效和成本相匹配，以低功耗实现高带宽。而这一计划，如今正通过研发上述多个技术稳步推进中，英特尔希望在后摩尔时代中持续保持领先地位。

斯旺强调，随着制造、封装、测试的逐步融合趋势，上述技术共同为英特尔提供了向上和向外扩展异构计算元素的架构功能，实现算力的指数级提升。

后摩尔时代，芯片封装技术需要突破

不止是英特尔，半导体行业人士均认为，异构集成电路这一先进封装技术路径是后摩尔时代新的突破方向。

在2021世界半导体大会上，全球领先的集成电路制造和技术服务提供商“长电科技”首席执行长郑力在演讲中指出，利用异构集成电路这一技术路径，先进封装可以将集成电路组合成一个功能强大的半导体芯片，将有助于拓展摩尔定律。

“不光是AMD，台积电也好，英特尔也好，国际头部企业都在积极布局异构集成，在半导体后道技术上发力实现一个是集成的问题，一个是高密度互连的问题，确实在业界后摩尔定律时代，大家用不同途径继续提升芯片集成度。”郑力表示，先进封装逐渐成为集成电路芯片成品制造产业的关键工艺技术之一。

事实上，中国芯片封装业是整个半导体产业中发展最早的，也是处于领先地位。根据中国半导体行业协会数据，2004年至今，中国半导体封测行业一直保持高速发展，年复合增长率为15.8%。而2015年并购新加坡星科金朋的江苏长电科技，规模已经跻身世界第三。

不过，当前中国封装企业大多以传统封装技术为主，先进封装技术水平与国际领先水平仍有一定差距。尽管中国封测四强（长电、通富、华天、晶方）通过自主研发和兼并收购，快速积累先进封装技术，但根据公开数据显示，2018年中国先进封装营收占中国集成电路封测总营收的25%，远低于全球41%的比例。

尽管如此，中国作为全球最大集成电路市场的地位不能被忽视。在2021世界半导体大会上，工业和信息化部电子信息司司长乔跃山表示，2020年中国集成电路产业规模达到8848亿元，“十三五”期间年均增速近20%，为全球同期增速的4倍。同时，中国集成电路产业在技术创新与市场化上取得了显著突破，设计工具、制造工艺、封装技术、核心设备、关键材料等方面都有显著提升。

毛军发认为，中国要打破集成电路传统“路”的思路，我们向场的演变，场的结合，进行多学科交叉，包括电子科学与技术、物理学特别是人工智能对电路的设计，需要力学、化学、材料等等多学科交叉开展研究。

针对中国如何提升先进封装技术，斯旺对钛媒体App表示：“总的来说，要认识到封装是一个差异化（优势）区分因素。关键是客户。我们真的在努力服务并提供独特的解决方案（给客户），这也推动了我们关注的技术。 所以我认为机会在于，随着我们继续为客户提供服务，他们的产品需求在不断进化，这才是真正推动封装需要转变的原因。 我想回答这个问题的一种方法是技术会到来，这些技术进步会随着我们的客户希望的差异化需求而出现。”

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』