Cadence是一家专门从事电子设计自动化(EDA)的软件公司,由SDASystems和ECAD两家公司于1988年兼并而成。作为三大EDA巨头企业之一,Cadence会如何定义眼下这个时代?

Cadence公司解决方案与生态系统资深总监Frank Schirrmeister认为:“半导体行业的多种应用都对EDA工具提出了更高要求,设计复杂度也在随之增加。五大变革性的驱动因素包括人工智能(AI)/机器学习(ML)、自动驾驶、超大规模计算、工业物联网以及5G通信。这五大领域的发展提出了多项关键技术挑战,包括工具性能,算力的增加,以及高质量、集成度更高的设计流程。”

超越摩尔,充满变数

过去的半个世纪,半导体产业习惯于遵循“摩尔定律”去推进算力的大跨度发展,但现在智能设备种类越来越多,体积越来越小,重量越来越轻,同时硅芯片已步步逼近物理和经济成本上的极限。当芯片的工艺制程来到7nm以下时,短沟道效应和量子遂穿效应给芯片制造带来了巨大的挑战。当半导体产业不能够再用先进制程的方式粗暴地解决问题,超越“摩尔定律”便成为一条新路。

Frank Schirrmeister表示:“超越‘摩尔定律’正在成为新的主流,实现它的关键是系统创新,包括集成化、软件和系统分析。” 具体如下:

集成化创新主要包括异构3D-IC Chiplet小芯片和封装的实现,高性能RF开发,芯片-封装-线路板协同设计,软硬件协同开发,以及机电效应。

软件创新则主要集中于“左移”至早期软件初启和纠错,同时考虑系统安全和关键安全性设计。

系统分析领域的关键创新是使用可扩展的有限元法和网格生成等计算流体动力学进行多物理场分析。3D EM、热分析以及热求解器的功能和速度需要获得进一步改进,要充分利用云架构的大规模并行运算能力。

我们都知道这一轮的Chiplet风潮是由AMD带起来的,但现在它已经成为半导体全行业实现超越“摩尔定律”的方法论之一。Frank Schirrmeister提到的3D-IC封装技术也在讨论之列。他指出,利用3D-IC封装技术开发SoC和ASIC的趋势正在推动特定用途芯片的开发。为此,现有的EDA技术需要获得计算软件算法的增强,提供热学、电磁学和流体学的系统级分析。

在超越“摩尔定律”这方面,灵活应变的能力是企业制胜的关键,比如在同样的线宽、同样工艺的情况下,通过创新性的布局设计实现芯片价值的最大化。在这个过程中,IP的价值愈发凸显,种类逐渐丰富,在芯片设计/制造的成本占比也步步攀高。

当我们谈到这个问题时,Frank Schirrmeister发表了自己的看法。他提到,随着生产企业愈加希望自己的开发团队将精力专注于开发独特的差异化IP,IP外包的趋势将延续下去。标准化的协议IP就是非常适合外包的一种。同时,很多协议的最新版本都非常复杂,需要具备这一领域更高层次的知识储备。其实并不仅是协议IP,数字与混合信号设计、验证也出现了类似趋势。

正如Hennessy教授和Patterson教授在2018年图灵讲座所预测的,我们正处于特定域架构和语言发展的黄金时期。开发团队可以通过针对特定应用和工作负载的开发实现高度定制化。处理器IP的可配置和可扩展架构已经成为了定制加速器的常态,接口的设计IP模块也同时获得了优化。

处理器IP和设计IP的内在价值正在提高,开发团队可以更专注于差异化定制硬件、架构和软件的开发。

需求无止,当有定数

诚然,当下的半导体产业用日新月异形容都不为过,技术的更新迭代每时每刻都在发生着。但人们追求更高性能的野心是无休止的,盲目地追新追高会让企业自身迷失方向。

EDA工具作为芯片设计的必要一环,在这个巨变的时代,很多东西是需要坚守并持续推进的。Frank Schirrmeister在受访过程中对此讲到了三点:

对于最佳工具的追求是不变的;_

对于高效验证的探索是不变的;_

对于FPGA潜力的开发是不变的。

首先是最佳工具性能的实现,需要更优的计算求解器(numerical solver),硅片签核精度,单CPU性能,存储器管理效率,以及存储器和接口IP的创建。在此过程中,完全集成的工具流程可以实现最优的功耗、性能及面积(PPA)目标,包括先进工艺节点的数字设计实现,定制/模拟及射频(RF)设计,混合信号设计,和全集成的验证流程。将计算引擎和ML机器学习功能原生集成在一起,以增强工作流程生产力,才是实现创新的重要路径。对此,Cadence制定了智能系统设计战略,不断交付创新的计算软件功能,助力实现卓越的电子系统设计。

其次,验证是一项永无止境的任务。哪怕算力不断提高,设计团队依旧可以随时用验证任务把多出的算力填满。功能性验证最重要的部分是验证吞吐量,验证团队需要把精力用在刀刃上,在固定的单位时间找出并修正最多的错误。为了实现成功的验证流程,验证团队需要足够的灵活性,为验证流程匹配正确的算力。做到这一点,需要支持多处理器架构,以满足形式验证与仿真,以及硬件辅助开发的需求。格外值得关注的是,硬件仿真和原型验证需要在前端一致的前提下,提供足够的灵活性,充分使用定制化处理器及基于FPGA的架构。这也是Cadence将这一功能强大的硬件仿真和原型验证组合称为“系统动力双剑”的原因。

关于“对于FPGA潜力的开发是不变的”这一点,Frank Schirrmeister指出,软件开发和验证的复杂性是硬件辅助验证的关键驱动因素。今天,超过80%的设计已经采用基于FPGA的原型验证,使用硬件仿真加速的比例也在稳步提高。不在硬件仿真加速平台和原型验证平台启动软件,就直接流片成功的可能性变得非常小。设计缺陷一致延续至启动的风险实在太高,由于上市时间推迟而造成的成本和利益损失将极为巨大。验证、硬件仿真加速和原型验证引擎的最优平衡极为关键,三者需要发挥优势各司其职。通过统一的前端设计来实现不同项目阶段最优的验证基础设施复用是生产力优化的关键。

EDA上云,予取予求

工艺微缩至今依然是集成电路制造技术发展的最重要的特征之一。虽然目前工艺微缩的速度变慢了,但更先进的工艺制程依然在持续更新中,从而让相同面积的芯片上可以集成更多的器件,提高芯片性能从而降低单位制造成本。但与此同时,设计复杂度在显著提升,给EDA工具也带来了诸多挑战。

Frank Schirrmeister对此表示:“随着设计和产品复杂性的极速上升,我们需要思考的不再仅仅是芯片,而是要从全局的系统层面实现最优的系统设计。这一思维方式的变化驱动了很多芯片-封装-电路板协同设计和集成领域的创新。这些创新不仅需要将性能最优的引擎用于设计、组装、分析和签核,还需要构建集成的开发平台,以管理复杂的多领域集成挑战。”

当芯片设计工艺越来越复杂,云计算+EDA的模式体现出无限的妙处。就拿灵活度来讲,传统的EDA工具为了配合复杂芯片设计,需要用大量的服务器来提供算力支撑,但我们都知道这些算力并不是全周期都需要的,尤其是在项目早期阶段,会有相当一部分算力资源闲置,造成了资源浪费。而云能够按需调整,按量收费,EDA上云极大地提升了经济效益。

如果从芯片设计的前后端来看,EDA上云的优势会体现的更为明显。前端设计要求高并发、多线程、混合随机访问等,后端则需要单线程、有序访问和内存密集等。这些都可以通过调整云参数来适配。

“用户可以利用云架构提供的弹性算力获得成产力和扩展性的优势。一些情况下,用户无需面对云架构的复杂性,因为一些核心引擎已经被重新定义架构,以支持云计算的大规模并行计算。所以,用户可以充分享受性能、容量和生产力的升级。”Frank Schirrmeister讲到,“还有一些情况,如果涉及到云服务的价格,或者针对特定的EDA工作负载进行云实例的最优配置,ML正作为一项关键技术帮助开发者选择EDA工作负载和计算配置的最佳匹配。”

后“摩尔定律”时代,人们在探索各种各样的方式/方法去超越它,先进封装、异构集成、Chiplet模式……各国也在成立各种超越摩尔联盟和基金会。日新月异的新技术让芯片设计的边际在不断扩大,而这些创新离不开EDA工具的帮助。从EDA厂商的角度来看,要满足这些新需求,EDA工具也需要不断创新。

Frank Schirrmeiste提到了验证环节的创新,“验证领域的创新层出不穷,智能验证管理将可以自动生成测试,将验证任务提交给最合适的验证引擎,采集并分析覆盖率信息,以及支持纠错失败管理。”

他还强调说:“智能验证必须要充分利用云计算的大规模并行计算,并采用ML技术提高验证生产力和吞吐量。”

因此,不管芯片设计走在哪一条路径上,是遵循“摩尔定律”还是超越摩尔,EDA上云都成为必然趋势。在此,Frank Schirrmeiste说到:“仿真加速必须要用到云计算和机器学习ML技术提供的大规模并行计算,对硬件回归更是如此。抽象化的高效利用推动了很多创新技术的产生,构建混合验证环境,为需要高保真度的设计提供寄存器传输级精确度与事务级虚拟原型验证实现的集成。我们正处在迈向新阶段的关口,设计团队和软件开发者将利用丰富的混合设置,对高效评估模型精确度和仿真性能之间进行利弊权衡。”

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』